Chips de IA analógicos: cómo la computación en memoria reduce el consumo energético de las redes neuronales
La inteligencia artificial requiere cada vez más recursos, y la electricidad necesaria para ejecutar redes neuronales se ha convertido en una preocupación creciente. Los procesadores convencionales consumen una cantidad considerable de energía al transferir información entre la memoria y las unidades de cálculo, especialmente cuando trabajan con modelos que contienen millones o miles de millones de parámetros. Los chips de IA analógicos ofrecen un enfoque diferente: realizan operaciones directamente en los circuitos de memoria, reduciendo las transferencias innecesarias de datos. Esta técnica, conocida como computación analógica en memoria, podría hacer que los sistemas de inteligencia artificial fueran más rápidos y eficientes energéticamente. Las investigaciones publicadas entre 2023 y 2026 han demostrado su potencial en el reconocimiento de voz, el procesamiento del lenguaje y otras aplicaciones de redes neuronales. Sin embargo, convertir los prometedores resultados de laboratorio en componentes fiables y ampliamente disponibles sigue siendo un importante desafío de ingeniería.
Cómo cambian los chips de IA analógicos el funcionamiento de las redes neuronales
La mayoría de los sistemas modernos de inteligencia artificial utilizan procesadores digitales, incluidas las unidades de procesamiento gráfico (GPU), para realizar enormes cantidades de operaciones matemáticas. Estos procesadores son especialmente eficaces para ejecutar cálculos complejos de forma simultánea, pero necesitan acceder constantemente a la información almacenada en la memoria. Cada vez que una red neuronal procesa una imagen, reconoce una voz o genera texto, el procesador recupera repetidamente los parámetros del modelo y analiza los datos recibidos. El movimiento de esta información consume electricidad y requiere tiempo. A medida que las redes neuronales aumentan de tamaño, el coste energético de transferir datos puede representar una parte considerable de sus necesidades totales, incluso cuando los propios cálculos se ejecutan con gran eficiencia.
Los chips de IA analógicos abordan este problema acercando el cálculo y el almacenamiento a un mismo espacio físico. En lugar de transferir continuamente valores numéricos a una unidad de procesamiento independiente, los circuitos de memoria especializados participan directamente en las operaciones. Propiedades eléctricas como la tensión, la corriente y la conductancia representan información y permiten realizar cálculos matemáticos. Esto no significa abandonar por completo la computación digital. La mayoría de los diseños prácticos combinan matrices de memoria analógicas con circuitos digitales encargados de controlar las operaciones, procesar los resultados y comunicarse con otros componentes. El objetivo principal consiste en reducir la energía utilizada para mover datos sin comprometer la precisión necesaria para las aplicaciones útiles de inteligencia artificial.
Este enfoque resulta especialmente adecuado para las redes neuronales porque muchas de sus operaciones consisten en multiplicar números y sumar los resultados. Estos cálculos determinan cuánto influye cada elemento de información en la respuesta del modelo. El hardware convencional los ejecuta mediante secuencias de instrucciones digitales, mientras que una matriz de memoria analógica puede realizar simultáneamente numerosas operaciones relacionadas aprovechando el comportamiento de sus circuitos eléctricos. De este modo, el chip puede procesar determinadas cargas de trabajo de inteligencia artificial con menos pasos de cálculo convencionales. La mejora depende del tipo de red neuronal, la tecnología de memoria y los circuitos auxiliares, por lo que el procesamiento analógico debe entenderse como un método especializado y no como un sustituto universal de los procesadores existentes.
Por qué realizar cálculos dentro de la memoria permite ahorrar electricidad
Para comprender el ahorro energético, podemos considerar una red neuronal encargada de reconocer una orden de voz. Sus conexiones internas contienen valores numéricos conocidos como pesos, que determinan cómo responde la red a diferentes patrones sonoros. Un procesador convencional necesita acceder repetidamente a estos valores mientras analiza el audio recibido. Un chip analógico de computación en memoria almacena los pesos dentro de circuitos que también realizan los cálculos necesarios. Las señales de entrada interactúan con los valores almacenados y producen salidas eléctricas que representan los resultados. Como los pesos no tienen que desplazarse constantemente entre unidades separadas de memoria y cálculo para cada operación, el sistema puede reducir tanto el movimiento de datos como el consumo energético asociado.
Uno de los diseños más estudiados utiliza una matriz de barras cruzadas, conocida como crossbar, formada por una red de conexiones eléctricas que se cruzan y contienen dispositivos de memoria. Cada dispositivo puede representar el peso de una red neuronal mediante su conductancia eléctrica, que describe la facilidad con la que circula la corriente a través de él. Cuando se aplican tensiones de entrada, las corrientes que atraviesan la matriz corresponden a productos matemáticos, mientras que la combinación de esas corrientes representa de forma natural sus sumas. Este comportamiento permite al hardware realizar multiplicaciones de matrices por vectores, una operación fundamental en las redes neuronales. Aunque la física subyacente implica resistencia eléctrica y corriente, el principio es sencillo: el comportamiento físico del circuito de memoria ejecuta parte de las operaciones matemáticas que los procesadores digitales tendrían que calcular por separado.
Sin embargo, el ahorro energético no está garantizado. Los chips analógicos siguen necesitando circuitos que preparen las señales de entrada, conviertan las salidas eléctricas en valores digitales y coordinen la información entre las diferentes matrices de memoria. Estos componentes auxiliares consumen electricidad, y su contribución puede ser considerable cuando un modelo necesita conversiones frecuentes o procesamiento adicional. Por eso, los ingenieros evalúan el chip completo y no únicamente la matriz de memoria. Una comparación útil también debe considerar la precisión, la velocidad de procesamiento y la cantidad de trabajo realizado. Un circuito analógico que ejecute operaciones individuales de manera eficiente puede ofrecer una ventaja menor cuando se incluyen sus componentes electrónicos auxiliares y las necesidades de comunicación en la medición global.
Tecnologías de memoria y avances científicos que impulsan la IA analógica
Se están investigando diversas tecnologías de memoria para la computación analógica aplicada a la inteligencia artificial, cada una con un equilibrio diferente entre eficiencia, precisión y complejidad de fabricación. La memoria de cambio de fase es uno de los enfoques más ampliamente demostrados. Utiliza materiales cuya resistencia eléctrica cambia cuando se modifica su estructura interna mediante impulsos eléctricos cuidadosamente controlados. Estos cambios permiten que los dispositivos de memoria representen los pesos numéricos utilizados por las redes neuronales. Los valores almacenados pueden conservarse sin una alimentación eléctrica continua, lo que convierte a la memoria de cambio de fase en una opción atractiva para determinados diseños de bajo consumo. Sin embargo, programar estos valores con precisión y mantener su estabilidad a lo largo del tiempo requiere soluciones de ingeniería específicas.
La memoria resistiva, frecuentemente asociada a los memristores, ofrece otra posibilidad. Estos dispositivos pueden modificar su resistencia en función de las señales eléctricas aplicadas anteriormente, lo que les permite almacenar información y participar en los cálculos. Los investigadores también estudian circuitos basados en memoria estática de acceso aleatorio (SRAM), almacenamiento de carga y combinaciones de diferentes tipos de memoria. La SRAM ya se utiliza ampliamente en los procesadores convencionales, pero introducir operaciones analógicas en sus circuitos plantea nuevas decisiones de diseño. Algunas memorias no volátiles emergentes ofrecen almacenamiento compacto, mientras que la SRAM puede proporcionar un comportamiento digital predecible. La elección de la tecnología adecuada depende de la precisión necesaria, los procesos de fabricación disponibles, las condiciones de funcionamiento y la red neuronal que se pretende acelerar.
Es importante señalar que la memoria analógica no se limita a almacenar un único valor ajustable de manera continua en cada dispositivo. Algunos diseños combinan varios dispositivos o utilizan múltiples mediciones eléctricas para representar un peso numérico con mayor precisión. Otros distribuyen los cálculos entre circuitos analógicos y digitales, permitiendo que cada tecnología se encargue de las operaciones que puede realizar con mayor eficacia. Esta flexibilidad ha impulsado el desarrollo de procesadores de IA de señal mixta, que combinan ambos tipos de circuitos. En lugar de considerar la computación analógica y la digital como soluciones enfrentadas, los investigadores estudian cada vez más cómo pueden colaborar. Estas configuraciones permiten conservar las ventajas energéticas del cálculo dentro de la memoria sin exigir que todas las etapas de una red neuronal funcionen mediante señales analógicas.
Qué han demostrado IBM y los estudios científicos recientes
Una demostración importante llegó de la mano de IBM Research en 2023. En un estudio publicado en Nature, los investigadores describieron un chip de IA analógico fabricado mediante tecnología de 14 nanómetros, con aproximadamente 35 millones de dispositivos de memoria de cambio de fase distribuidos en 34 bloques de cálculo. El chip alcanzó un rendimiento sostenido declarado de hasta 12,4 billones de operaciones por segundo y por vatio. Los investigadores demostraron un reconocimiento preciso de palabras clave y utilizaron cinco chips interconectados para procesar una red de transcripción de voz considerablemente mayor, con más de 45 millones de pesos. Estos resultados demostraron que la computación analógica en memoria podía ejecutar cargas de trabajo relevantes para las redes neuronales, en lugar de limitarse a operaciones matemáticas aisladas. La cifra de eficiencia comunicada corresponde al hardware experimental en condiciones específicas y no representa una mejora garantizada frente a todas las GPU comerciales.
Los avances continuaron durante 2025. Una investigación publicada en Nature describió un procesador de IA de precisión mixta que combinaba computación con memristores y memoria SRAM, abordando la dificultad de mantener la precisión sin renunciar a las ventajas de una memoria compacta y energéticamente eficiente. En septiembre de 2025, investigadores de IBM también comunicaron la ejecución de un modelo de lenguaje ALBERT en un chip de inferencia analógico, con 7,1 millones de pesos únicos representados mediante aproximadamente 28,3 millones de dispositivos. En las pruebas de comprensión del lenguaje presentadas, la precisión media del hardware fue 1,8 puntos porcentuales inferior a la referencia de coma flotante. El estudio demostró que un ajuste cuidadoso del modelo y la compensación de las imperfecciones del hardware podían hacer viable la ejecución analógica de tareas más sofisticadas de procesamiento del lenguaje.
En 2026, la atención científica se había orientado cada vez más hacia la superación de los obstáculos que impiden un funcionamiento fiable. Una revisión publicada en Nature Materials en mayo de 2026 analizó cómo el ruido, la variabilidad de los dispositivos y las imperfecciones de los circuitos afectan a la computación analógica basada en memristores. También examinó diferentes métodos para mejorar la precisión sin sacrificar una parte excesiva de la ventaja energética original. Otro estudio destacado, publicado en Nature Computational Science en 2025, investigó los cálculos analógicos en memoria para el mecanismo de atención utilizado en los modelos de lenguaje. Su arquitectura especializada comunicó reducciones muy importantes del consumo energético asociado a la atención en comparación con las implementaciones de GPU examinadas. Estos resultados muestran un potencial considerable, pero corresponden a operaciones y diseños experimentales concretos, y no necesariamente al consumo eléctrico total de un modelo de lenguaje completo.
Aplicaciones prácticas, limitaciones y futuro de los chips de IA analógicos
Los sistemas de inteligencia artificial más pequeños y energéticamente eficientes se encuentran entre las aplicaciones más prometedoras de la computación analógica en memoria. Los teléfonos inteligentes, los dispositivos ponibles, las cámaras de seguridad y los sensores industriales necesitan con frecuencia analizar información sin depender continuamente de servidores remotos. Un dispositivo capaz de reconocer una orden de voz, detectar un sonido inusual o identificar un objeto localmente podría responder con mayor rapidez y transmitir menos información a través de la red. Un menor consumo energético también podría ayudar a prolongar la autonomía de los dispositivos alimentados por batería. No obstante, el beneficio depende de si la red neuronal cabe en la memoria disponible, de la frecuencia con la que se ejecuta y de si los componentes electrónicos auxiliares consumen más energía de la que ahorran los cálculos especializados.
Los equipos sanitarios y los sistemas de supervisión industrial ofrecen otras posibilidades. Un chip de IA compacto podría ayudar a analizar señales procedentes de sensores médicos, identificar vibraciones anómalas en máquinas o procesar información de dispositivos de vigilancia ambiental. En estas aplicaciones, el bajo consumo eléctrico puede resultar especialmente valioso porque los equipos necesitan funcionar de forma continua o en lugares donde sustituir las baterías resulta complicado. El procesamiento local también puede reducir la necesidad de enviar información sensible o urgente a otros sistemas. Sin embargo, la eficiencia del hardware no garantiza por sí sola la fiabilidad médica ni la seguridad industrial. Los sistemas empleados en entornos críticos requieren pruebas rigurosas, medidas de protección adecuadas y validación en condiciones reales antes de poder utilizarse para tomar decisiones importantes.
Los grandes centros de procesamiento de datos también podrían beneficiarse en el futuro de los aceleradores analógicos, especialmente cuando las tareas requieren aplicar repetidamente los pesos ya establecidos de una red neuronal. Esta actividad, denominada inferencia, se produce cada vez que un modelo entrenado genera predicciones o respuestas. La inferencia resulta especialmente atractiva porque los pesos pueden permanecer sin cambios durante numerosas operaciones. El entrenamiento de un modelo es más complicado: sus pesos deben actualizarse repetidamente a medida que el sistema aprende, lo que puede aumentar la energía y el tiempo necesarios para programar los dispositivos de memoria analógicos. Por tanto, los aceleradores analógicos están actualmente más desarrollados para determinadas tareas de inferencia que para el entrenamiento general de modelos a gran escala. Los futuros sistemas informáticos podrían utilizar procesadores convencionales junto con chips analógicos especializados, asignando cada tarea al hardware que pueda ejecutarla con mayor eficiencia.
Desafíos que deben resolverse antes de su adopción generalizada
La mayor dificultad técnica consiste en mantener una precisión numérica fiable. Los procesadores digitales representan la información mediante estados definidos con exactitud, mientras que los circuitos analógicos trabajan con magnitudes físicas afectadas por el ruido eléctrico, la temperatura, las diferencias de fabricación y los cambios graduales de los materiales. Dos dispositivos de memoria programados para representar el mismo valor pueden comportarse de forma ligeramente diferente. Algunas tecnologías también experimentan deriva de conductancia, lo que significa que sus características eléctricas almacenadas cambian con el tiempo. Estas imperfecciones pueden introducir errores en los cálculos de las redes neuronales, especialmente cuando se encadenan numerosas operaciones. Los ingenieros afrontan este problema mediante calibración, mejoras en el diseño de los circuitos, una selección cuidadosa de la precisión numérica y técnicas de entrenamiento que tienen en cuenta el comportamiento del hardware real.
La fabricación y la compatibilidad con el software plantean dificultades adicionales. El software convencional de inteligencia artificial se ha desarrollado principalmente para CPU, GPU y aceleradores digitales consolidados, lo que facilita relativamente la ejecución de modelos compatibles en equipos ampliamente disponibles. Los chips analógicos necesitan herramientas adicionales para traducir las redes neuronales a configuraciones de memoria adecuadas y gestionar la relación entre las señales físicas y los cálculos digitales. Los desarrolladores también deben considerar la vida útil de los dispositivos de memoria, el número de veces que pueden reescribirse los pesos, los costes de producción y la integración con los procesos existentes de fabricación de semiconductores. Incluso un diseño experimental muy eficiente puede tener dificultades para comercializarse si el rendimiento de fabricación es bajo, la programación resulta lenta o sus ventajas desaparecen al integrarlo en un sistema informático completo.
En octubre de 2026, la computación analógica en memoria sigue siendo un campo activo de investigación y desarrollo, en lugar de constituir un sustituto general de los procesadores de inteligencia artificial convencionales. Su principal ventaja responde a un principio físico claro: realizar los cálculos donde se almacenan los pesos de las redes neuronales puede eliminar una cantidad considerable de movimientos innecesarios de datos. Las demostraciones publicadas ya han mostrado resultados útiles en el procesamiento de voz, la comprensión del lenguaje y determinadas operaciones especializadas de redes neuronales. La siguiente etapa dependerá de convertir estos avances en chips precisos, asequibles, fiables y fáciles de integrar en productos reales. Si los ingenieros consiguen equilibrar estos requisitos, el hardware de IA analógico podría convertirse en una parte importante de una computación más eficiente energéticamente, especialmente cuando el consumo eléctrico, el calor y la autonomía de las baterías imponen límites prácticos a las aplicaciones de inteligencia artificial.
