Puces d’IA analogiques : comment le calcul en mémoire réduit la consommation énergétique des réseaux neuronaux

L’intelligence artificielle exige des ressources informatiques toujours plus importantes, et l’électricité nécessaire au fonctionnement des réseaux neuronaux devient une préoccupation majeure. Les processeurs classiques dépensent une quantité considérable d’énergie pour transférer les informations entre la mémoire et les unités de calcul, particulièrement lorsqu’ils exécutent des modèles contenant des millions, voire des milliards de paramètres. Les puces d’IA analogiques proposent une approche différente : elles réalisent les calculs directement dans les circuits de mémoire, ce qui limite les transferts de données inutiles. Cette technique, appelée calcul analogique en mémoire, pourrait rendre les systèmes d’IA plus rapides et plus économes en énergie. Des recherches publiées entre 2023 et 2026 ont démontré son potentiel dans la reconnaissance vocale, le traitement du langage et d’autres applications des réseaux neuronaux. Toutefois, transformer les résultats prometteurs obtenus en laboratoire en composants fiables et largement disponibles reste un défi technique important.

Comment les puces d’IA analogiques transforment le fonctionnement des réseaux neuronaux

La plupart des systèmes d’intelligence artificielle actuels s’appuient sur des processeurs numériques, notamment des processeurs graphiques (GPU), pour effectuer un très grand nombre d’opérations mathématiques. Ces processeurs sont particulièrement performants pour exécuter simultanément des calculs complexes, mais ils doivent constamment accéder aux informations stockées en mémoire. Chaque fois qu’un réseau neuronal analyse une image, reconnaît une parole ou génère du texte, le processeur récupère à plusieurs reprises les paramètres du modèle et traite les données reçues. Ces déplacements d’informations consomment de l’électricité et prennent du temps. À mesure que les réseaux neuronaux gagnent en taille, le transfert des données peut représenter une part importante de leurs besoins énergétiques, même lorsque les calculs eux-mêmes sont très efficaces.

Les puces d’IA analogiques cherchent à résoudre ce problème en réunissant le calcul et le stockage des informations au même endroit. Au lieu de transférer continuellement des valeurs numériques vers une unité de traitement distincte, des circuits de mémoire spécialisés participent directement aux calculs. Des propriétés électriques telles que la tension, le courant et la conductance servent à représenter les informations et à effectuer des opérations mathématiques. Cela ne signifie pas que le calcul numérique disparaît complètement. La plupart des architectures pratiques associent des matrices de mémoire analogique à des circuits numériques chargés de contrôler les opérations, de traiter les résultats et de communiquer avec les autres composants. L’objectif principal consiste à réduire l’énergie dépensée pour déplacer les données, tout en conservant la précision nécessaire aux applications concrètes de l’intelligence artificielle.

Cette approche convient particulièrement bien aux réseaux neuronaux, car une grande partie de leur fonctionnement repose sur la multiplication de nombres et l’addition des résultats obtenus. Ces opérations déterminent l’influence des différentes informations sur la réponse produite par un modèle. Les composants classiques les exécutent au moyen de séquences d’instructions numériques, tandis qu’une matrice de mémoire analogique peut réaliser simultanément de nombreuses opérations grâce au comportement électrique de ses circuits. La puce peut ainsi traiter certaines tâches d’intelligence artificielle en réduisant le nombre d’étapes de calcul conventionnelles. Les gains dépendent toutefois du type de réseau neuronal, de la technologie de mémoire utilisée et des circuits complémentaires. Le traitement analogique doit donc être considéré comme une méthode spécialisée plutôt que comme un remplacement universel des processeurs existants.

Pourquoi effectuer les calculs dans la mémoire permet d’économiser de l’électricité

Pour comprendre les économies d’énergie possibles, prenons l’exemple d’un réseau neuronal chargé de reconnaître une commande vocale. Ses connexions internes possèdent des valeurs numériques, appelées poids, qui déterminent la manière dont le réseau réagit aux différentes caractéristiques du son. Un processeur classique doit accéder à ces valeurs à plusieurs reprises pendant l’analyse du signal audio. Une puce analogique à calcul en mémoire stocke ces poids dans des circuits qui réalisent également les opérations nécessaires. Les signaux entrants interagissent avec les valeurs enregistrées et produisent des sorties électriques représentant les résultats des calculs. Comme les poids n’ont plus besoin de circuler constamment entre une mémoire séparée et une unité de calcul, le système peut limiter les transferts de données et la consommation énergétique correspondante.

L’une des architectures les plus étudiées utilise une matrice à points de croisement, également appelée matrice crossbar. Il s’agit d’un réseau de connexions électriques qui se croisent et comportent des dispositifs de mémoire. Chaque dispositif peut représenter un poids du réseau neuronal grâce à sa conductance électrique, c’est-à-dire sa capacité à laisser passer le courant. Lorsque des tensions sont appliquées aux entrées, les courants qui traversent la matrice correspondent à des produits mathématiques, tandis que leur combinaison représente naturellement les sommes de ces produits. Ce fonctionnement permet d’effectuer une multiplication matrice-vecteur, une opération fondamentale dans les réseaux neuronaux. Même si les principes physiques reposent sur la résistance électrique et le courant, l’idée reste simple : le comportement du circuit de mémoire réalise directement une partie des calculs qui seraient normalement exécutés séparément par un processeur numérique.

Les économies d’énergie ne sont cependant pas automatiques. Les puces analogiques ont toujours besoin de circuits capables de préparer les signaux d’entrée, de convertir les résultats électriques en valeurs numériques et de coordonner les informations entre différentes matrices de mémoire. Ces composants complémentaires consomment eux aussi de l’électricité, et leur contribution peut devenir importante lorsqu’un modèle exige des conversions fréquentes ou des traitements supplémentaires. Les ingénieurs évaluent donc la puce dans son ensemble plutôt que la seule matrice de mémoire. Une comparaison pertinente doit également tenir compte de la précision, de la vitesse de traitement et de la quantité de travail effectuée. Un circuit analogique très efficace pour certaines opérations isolées peut offrir un avantage plus limité lorsque les composants auxiliaires et les besoins de communication sont intégrés au bilan énergétique global.

Les technologies de mémoire et les avancées scientifiques de l’IA analogique

Plusieurs technologies de mémoire font actuellement l’objet de recherches dans le domaine du calcul analogique pour l’intelligence artificielle. Chacune présente un équilibre différent entre efficacité énergétique, précision et complexité de fabrication. La mémoire à changement de phase figure parmi les solutions ayant donné lieu aux démonstrations les plus avancées. Elle utilise des matériaux dont la résistance électrique varie lorsque leur structure interne est modifiée par des impulsions électriques soigneusement contrôlées. Ces changements permettent à chaque cellule de mémoire de représenter les poids numériques utilisés par les réseaux neuronaux. Les valeurs enregistrées peuvent être conservées sans alimentation électrique continue, ce qui rend cette technologie intéressante pour certaines architectures économes en énergie. Toutefois, programmer précisément ces valeurs et assurer leur stabilité au fil du temps nécessite une conception particulièrement rigoureuse.

La mémoire résistive, souvent associée aux memristors, constitue une autre possibilité. Ces composants peuvent modifier leur résistance en fonction des signaux électriques précédemment appliqués, ce qui leur permet de stocker des informations tout en participant aux calculs. Les chercheurs étudient également des circuits fondés sur la mémoire vive statique (SRAM), le stockage de charges électriques et différentes associations de technologies de mémoire. La SRAM est déjà largement utilisée dans les processeurs conventionnels, mais son emploi pour effectuer des opérations analogiques entraîne des compromis de conception particuliers. Certaines mémoires non volatiles émergentes offrent une densité de stockage élevée, tandis que la SRAM permet un fonctionnement numérique bien maîtrisé. Le choix de la technologie dépend notamment de la précision recherchée, des procédés de fabrication disponibles, des conditions de fonctionnement et du réseau neuronal à accélérer.

Il est important de préciser que le calcul en mémoire analogique ne repose pas nécessairement sur le stockage d’une seule valeur réglable en continu dans chaque composant. Certaines architectures associent plusieurs dispositifs ou réalisent différentes mesures électriques afin de représenter un poids numérique avec davantage de précision. D’autres répartissent les calculs entre des circuits analogiques et numériques, permettant à chaque technologie de prendre en charge les opérations qu’elle exécute le plus efficacement. Cette souplesse a favorisé le développement de processeurs d’IA à signaux mixtes, qui réunissent les deux types de circuits. Plutôt que d’opposer le calcul analogique au calcul numérique, les chercheurs examinent de plus en plus les possibilités de les faire fonctionner ensemble. De telles architectures peuvent préserver les avantages énergétiques du calcul en mémoire sans imposer que toutes les étapes d’un réseau neuronal soient réalisées à partir de signaux analogiques.

Ce que les recherches d’IBM et les études scientifiques récentes ont démontré

Une démonstration importante a été réalisée par IBM Research en 2023. Dans une étude publiée dans la revue Nature, les chercheurs ont présenté une puce d’IA analogique gravée en 14 nanomètres, intégrant environ 35 millions de dispositifs de mémoire à changement de phase répartis sur 34 unités de calcul. La puce a atteint une performance soutenue pouvant aller jusqu’à 12,4 billions d’opérations par seconde et par watt. Les chercheurs ont démontré ses capacités de reconnaissance de mots-clés et utilisé cinq puces interconnectées pour exécuter un réseau de transcription vocale beaucoup plus important, comportant plus de 45 millions de poids. Ces résultats ont montré que le calcul analogique en mémoire pouvait prendre en charge de véritables tâches de réseaux neuronaux, et pas seulement des démonstrations mathématiques isolées. La valeur d’efficacité annoncée correspond toutefois au matériel expérimental dans des conditions précises et ne garantit pas une amélioration face à tous les GPU commerciaux.

Les progrès se sont poursuivis en 2025. Une étude publiée dans Nature a présenté un processeur d’intelligence artificielle à précision mixte associant des calculs réalisés par des memristors et des circuits fondés sur la SRAM. Cette approche visait à résoudre la difficulté de maintenir une précision satisfaisante tout en bénéficiant d’une mémoire compacte et économe en énergie. En septembre 2025, des chercheurs d’IBM ont également annoncé avoir exécuté un modèle de langage ALBERT sur une puce d’inférence analogique. Les 7,1 millions de poids uniques du modèle étaient représentés à l’aide d’environ 28,3 millions de dispositifs. Sur l’ensemble des tests de compréhension du langage présentés, la précision moyenne obtenue sur le matériel était inférieure de 1,8 point de pourcentage à celle du modèle de référence en virgule flottante. L’étude a montré qu’un ajustement minutieux du modèle et des méthodes de compensation des imperfections matérielles pouvaient rendre l’exécution analogique envisageable pour des tâches de traitement du langage plus complexes.

En 2026, les travaux scientifiques se sont davantage concentrés sur les obstacles qui restent à surmonter pour garantir un fonctionnement fiable. Une synthèse publiée dans Nature Materials en mai 2026 a examiné les effets du bruit électrique, des variations entre dispositifs et des imperfections des circuits sur le calcul analogique fondé sur les memristors. Elle a également étudié différentes méthodes permettant d’améliorer la précision sans perdre une trop grande partie des avantages énergétiques initiaux. Une autre étude notable, publiée en 2025 dans Nature Computational Science, s’est intéressée aux calculs analogiques en mémoire appliqués au mécanisme d’attention utilisé dans les modèles de langage. L’architecture spécialisée présentée faisait état de réductions très importantes de la consommation énergétique liée aux opérations d’attention par rapport aux implémentations sur GPU étudiées. Ces résultats témoignent d’un potentiel considérable, mais ils concernent des opérations et des architectures expérimentales particulières, et non nécessairement la consommation électrique totale d’un modèle de langage complet.

Applications concrètes, limites et avenir des puces d’IA analogiques

Les systèmes d’intelligence artificielle compacts et économes en énergie comptent parmi les applications les plus prometteuses du calcul analogique en mémoire. Les smartphones, les appareils connectés portables, les caméras de sécurité et les capteurs industriels doivent souvent analyser des informations sans dépendre en permanence de serveurs distants. Un appareil capable de reconnaître une commande vocale, de détecter un bruit inhabituel ou d’identifier un objet localement peut répondre plus rapidement et transmettre moins d’informations sur le réseau. Une consommation électrique réduite pourrait également permettre aux appareils fonctionnant sur batterie de rester opérationnels plus longtemps entre deux recharges. Toutefois, le bénéfice réel dépend de la capacité du réseau neuronal à tenir dans la mémoire disponible, de sa fréquence d’utilisation et de la consommation des circuits environnants, qui peut parfois dépasser les économies réalisées grâce aux calculs spécialisés.

Les équipements médicaux et les systèmes de surveillance industrielle offrent d’autres perspectives intéressantes. Une puce d’IA compacte pourrait contribuer à analyser les signaux provenant de capteurs médicaux, à repérer des vibrations anormales dans des machines ou à traiter les données recueillies par des dispositifs de surveillance environnementale. Dans ces domaines, une faible consommation énergétique présente un intérêt particulier, car les appareils doivent parfois fonctionner en continu ou dans des endroits où le remplacement des batteries est difficile. Le traitement local peut également réduire la nécessité de transmettre des informations sensibles ou urgentes vers d’autres systèmes. Néanmoins, l’efficacité énergétique du matériel ne garantit ni sa fiabilité médicale ni sa sécurité industrielle. Les dispositifs employés dans des environnements critiques nécessitent des essais rigoureux, des mesures de protection adaptées et une validation dans des conditions réelles avant de pouvoir intervenir dans des décisions importantes.

Les grands centres de calcul pourraient eux aussi bénéficier, à terme, des accélérateurs analogiques, notamment pour les tâches qui consistent à appliquer de manière répétée des poids de réseaux neuronaux déjà établis. Cette activité, appelée inférence, intervient chaque fois qu’un modèle entraîné produit une prédiction ou une réponse. Elle se prête particulièrement bien au calcul analogique, car les poids peuvent rester inchangés pendant un grand nombre d’opérations. L’entraînement d’un modèle est plus complexe : les poids doivent être actualisés continuellement au cours de l’apprentissage, ce qui peut augmenter le temps et l’énergie nécessaires à la programmation des dispositifs de mémoire analogique. Par conséquent, les accélérateurs analogiques sont aujourd’hui plus avancés pour certaines tâches d’inférence que pour l’entraînement généraliste de très grands modèles. Les futurs systèmes informatiques pourraient associer des processeurs conventionnels et des puces analogiques spécialisées, en confiant chaque tâche au matériel capable de l’exécuter avec la meilleure efficacité.

Les défis à résoudre avant une adoption à grande échelle

La principale difficulté technique consiste à maintenir une précision numérique fiable. Les processeurs numériques représentent les informations à l’aide d’états précisément définis, tandis que les circuits analogiques fonctionnent avec des grandeurs physiques sensibles au bruit électrique, à la température, aux différences de fabrication et aux modifications progressives des matériaux. Deux cellules de mémoire programmées pour représenter une même valeur peuvent donc se comporter légèrement différemment. Certaines technologies subissent également une dérive de conductance, ce qui signifie que leurs caractéristiques électriques enregistrées évoluent avec le temps. Ces imperfections peuvent introduire des erreurs dans les calculs des réseaux neuronaux, particulièrement lorsque de nombreuses opérations sont enchaînées. Les ingénieurs cherchent à limiter ces problèmes grâce à l’étalonnage, à une meilleure conception des circuits, à un choix adapté de la précision numérique et à des méthodes d’entraînement tenant compte du comportement du matériel réel.

La fabrication et la compatibilité logicielle constituent d’autres obstacles. Les logiciels d’intelligence artificielle classiques ont été développés autour des CPU, des GPU et d’accélérateurs numériques bien établis, ce qui facilite l’exécution des modèles compatibles sur du matériel largement disponible. Les puces analogiques nécessitent des outils supplémentaires pour traduire les réseaux neuronaux en configurations de mémoire appropriées et gérer les interactions entre les signaux physiques et les calculs numériques. Les concepteurs doivent également prendre en compte la durée de vie des cellules de mémoire, le nombre de réécritures possibles des poids, les coûts de production et l’intégration aux procédés actuels de fabrication des semi-conducteurs. Même une architecture expérimentale très efficace peut rencontrer des difficultés commerciales si les rendements de fabrication sont insuffisants, si la programmation est trop lente ou si ses avantages disparaissent lorsqu’elle est intégrée dans un système informatique complet.

En octobre 2026, le calcul analogique en mémoire demeure un domaine actif de recherche et de développement, plutôt qu’un remplacement général des processeurs traditionnels utilisés pour l’intelligence artificielle. Son principal avantage repose sur un principe physique clairement établi : effectuer les calculs à l’endroit où sont stockés les poids des réseaux neuronaux permet d’éliminer une quantité importante de transferts de données inutiles. Les démonstrations scientifiques publiées ont déjà présenté des résultats encourageants dans le traitement de la parole, la compréhension du langage et certaines opérations spécialisées des réseaux neuronaux. La prochaine étape consiste à transformer ces réalisations en puces précises, abordables, fiables et faciles à intégrer dans des produits commercialisés. Si les ingénieurs parviennent à concilier ces exigences, le matériel d’IA analogique pourrait jouer un rôle important dans le développement d’une informatique plus économe en énergie, particulièrement lorsque la consommation électrique, la chaleur et l’autonomie des batteries limitent les applications concrètes de l’intelligence artificielle.